シリコンチップ上にフォトニック構造や素子（導波路、レーザ、フォトダイオード、マルチプレクサなど）を集積することは、すでにウェハレベルで、これらの素子のテスト技術に多くの新しい課題をもたらしています。構造体の設計を、コンセプトから認定、量産まで一貫して行うためには、各要素の非常に多くの性能データが必要となります。
SiPhチップが最終的にパッケージ化されるまでの高いプロセスコストを考慮すると、欠陥のあるチップを早期に発見し、進行中の製造プロセスから取り除くことが必要です。
このタスクを効果的かつ効率的に実施するために、FormFactorは全自動のSiPhウェハプローバを開発しました。ここで採用されている多くのプロセスステップは、半導体産業で確立された基準に従っています。しかし、フォトニック構造の機能や品質をテストするためには、光学的特性もテストする必要があります。そのためには、信号を伝達するガラスファイバを、テストするフォトニック素子に高精度で合わせる必要があります。このテストでは、最適な光パワーカップリングがあって初めて決定的な情報が得られるため、6つの自由度（シフトとローテーションの両方）でアライメントを行う必要があります。
洗練されたアラインメントプロセス
アライメントプロセスには、一連の非常に困難な要件が課せられています。特に:
- 信号の損失を最小限に抑え、動作条件を理想的にシミュレートするために、プローブ（グラスファイバ）とフォトニック構造体の間の距離を最適に保つ
- テストする構造体の光軸とテストファイバを最適に重ね合わせるために、6つの自由度すべてで位置合わせを行う
- 最短時間で位置を最適化する
- プローブとウェハの物理的な接触を可能な限り回避する
これらの要件を満たすためには、ナノメートル領域の精度で動作するアライメントメカニズムが必要です。視覚的または機械的リファレンスは十分に正確ではないため、最適化は光信号そのものによって行われます。FormFactorのSiPhウェハプローバでは、PIの>> Fast Multi-Channel Photonics Alignment-System (FMPA)がこの中心的な役割を担っています。
ここに挙げた要件の最初の目標は、異なるチップデザインに高い柔軟性を持って対応することです。例えば、エッジエミッタはテストファイバを水平に配置する必要がありますが、グレーティングカプラはウェハレベルで垂直に配置する必要があります。エッジエミッタにアライメントをとることで、ダイレベルでのテストも可能になります。
アライメントプロセスの高速化は、SiPhコンポーネントの経済的な連続生産を実現するためのさらなる重要な目標です。ウェハ上には何千ものフォトニック構造が存在しています。信号を送信するグラスファイバのアライメントが早ければ早いほど、テストが早くなり、その結果、経済的になります。PIのFMPAシステムは、FormFactorのシリコンフォトニックウェハプローバ内で、グラスファイバやフォトニック構造を数分の一秒で位置決めします。これにより、従来は数週間から数ヶ月かかっていたウェハのテストが、数時間から数日で可能になります。
高速で高精度ではありますが、プローブとウェハが直接接触することは絶対に避けなければなりません。この要求の背景には、チップ構造への直接的なダメージや粒子の発生を避けるという目的があります。そのために、PIのセンサ技術も採用しています。
